ISE软件使用 写博客主要是为了记录学习过程，一来是初入门的时候，一小段时间不学就容易忘，日后方便查阅；二来是有些东西刚入门的时候学习，理解不深刻，记录下来日后可以深入理解。如有错误，欢迎留言。之后会继续学习下去。文章目录 ISE软件

一、纯逻辑不带软核的固化 1，参考《SUG502-1.3_Gowin_Programmer用户指南》2，sram下载程序（掉电丢失）3，FPGA片内flash固化二、逻辑+软核固化 1，参考《IPUG532-1.9_Gowin_EMPU

原创声明： 本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有&#xff

在数字的FPGA debug中除了ila就是identify了，identify是synopsys公司的RTL级的调试工具。要用起来idetify，第一步就是要做出含有identify的信号的FPGA版本，quartus的是

type [upper:lower] vector_name;例如wire [0:7] b;8-bit wire where b[0] is the most-significant bit.ATM是Asynchronous Tra

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程

引言 在嵌入式系统和数字电路设计中，FPGA（Field-Programmable Gate Array，现场可编程门阵列）因其高度的灵活性和可配置性

​早在十年前，尽管两大头部芯片厂商就已将端侧AI视为下一个战略机会，但从近几年数家上市公司的股价走势看，FPGA似乎已经错过了AI红利。如果赛灵思没有委身于AMD&#

OSI七层网络结构1. 物理层（Physical Layer）职责：传输 0和1的物理信号关键操作：→ 定义电压、光脉冲、无线电波等物理表示→ 控制网线

1. 赛灵思（Xilinx） 赛灵思是全球领先的FPGA供应商，市场份额超过50%。公司成立于1984年，总部位于加利福尼亚州圣何塞。关于赛灵思的一些重要事实： 提供业界最广泛的 FPGA 产品组合，包括 UltraScale+、Ultr

FPGA器件有三类配置下载方式： 1：主动配置方式（AS） 2：被动配置方式（PS）

文章目录 1. 前言2. MIO介绍3. Vivado工程编写4. Vitis工程编写5. 实验小结A. 附录B. 工程源码下载 1. 前言 本实验介绍如何使用ZYNQ芯片PS端的MIO。MIO是ZYNQ芯片PS端的基础外设IO&

1、大家好，今天给大家带来的内容是，基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧（PS侧数据发送至PL侧并没有实现，但是保留了PL读

目录 FPGA模拟PS2键盘1. PS2协议简介1.1 首先，重要的话说三遍1.2 参考资料1.3 “协议栈”1.3.1 物理层1.3.2 数据链路层1.3.3 传输层1.3.4 会话层1.3.5 应用层2. Arduino开源库移植测

前言： Xilinx ZYNQ系列的芯片，GPIO分为 MIO 、EMIO、AXI_GPIO三种方式。 MIO   ：固定管脚，属于PS端&

1. Quartus II 1.1 Quartus II介绍 Quartus II 是Altera公司的综合性PLDFPGA开发软件，原理图、VHDL、Verilog HDL以及AHDL（Alt

目录 1、前言免责声明2、Modelsim 编译 Gowin 器件库新建 Modelsim 库编译 Gowin 的器件库文件添加库到 Modelsim 默认库列表3、Modelsim 仿真验证流程编写 Verilog 仿真设计代码建立 Mo

[db:摘要]

[db:摘要]