ARM架构基础笔记

admin管理员组

文章数量:1130349

 ​ARM架构版本演进总表​

​架构版本​	​推出时间​	​核心特性​	​典型处理器​	​应用场景​
​ARMv1​	1985年	• 26位寻址空间（64MB） • 基础RISC指令集（无乘法指令） • 未商用	ARM1原型机	实验性原型
​ARMv2​	1986年	• 支持32位乘法指令和协处理器 • 26位寻址空间 • 首次商用化	ARM2、ARM3	早期嵌入式系统
​ARMv3​	1990年	• ​32位寻址空间（4GB）​​ • 引入CPSR/SPSR状态寄存器 • 增加异常处理模式	ARM6、ARM7	集成CPU的片上系统
​ARMv4​	1993年	• ​Thumb指令集（16位压缩指令）​​ • 取消26位兼容模式 • 明确未定义指令异常	ARM7TDMI、ARM9、StrongARM	移动设备、工业控制
​ARMv5​	1998年	• 增强DSP指令 • ​Jazelle Java字节码硬件加速​ • 优化ARM/Thumb状态切换	ARM9E、ARM10E、XScale	智能手机雏形、网络设备
​ARMv6​	2001年	• ​TrustZone安全隔离技术​ • SIMD媒体处理扩展 • Thumb-2指令集雏形	ARM11、Cortex-M0	多媒体手机、物联网设备
​ARMv7​	2004年	• ​Thumb-2混合指令集（16/32位）​​ • NEON SIMD加速（性能提升4倍） • 分A/R/M三系列： - ​Cortex-A​（应用处理器） - ​Cortex-R​（实时控制） - ​Cortex-M​（微控制器）	Cortex-A8/A9 Cortex-R4 Cortex-M3/M4	智能手机（iOS/Android）、汽车ECU、工控
​ARMv8​	2011年	• ​64位指令集（AArch64）​​ • 兼容AArch32模式 • 增强虚拟化与安全扩展	Cortex-A53/A57/A72 Cortex-A35/A73	服务器（AWS Graviton）、旗舰手机、边缘计算
​ARMv9​	2021年	• ​机密计算架构（CCA）​​ • ​SVE2 AI矢量指令集​ • 物理不可克隆功能（PUF） • 5nm工艺支持1GHz+主频	Cortex-X2/X3 Cortex-A710/A510 Cortex-M85	AIoT、自动驾驶、数据中心、安全支付终端

一、Cortex-A

Cortex-A系列是ARM设计的高性能应用处理器内核，基于ARMv7-A和ARMv8-A/ARMv9-A架构，专注支持复杂操作系统（Linux/Android/Windows）及高计算负载场景。

---

ARMv7-A架构（32位时代）​​

​内核型号​	​发布时间​	​工艺制程​	​核心配置​	​关键特性​	​代表产品/应用​
​Cortex-A5​	2009年	40-28nm	1-4核	入门级能效设计，支持Thumb-2指令集	低端手机、物联网网关
​Cortex-A7​	2011年	28nm	1-4核	低功耗小核心，与A15组成big.LITTLE架构	树莓派2、中端手机协处理器
​Cortex-A8​	2005年	65-45nm	单核	首款超标量设计，支持NEON SIMD	iPhone 3GS、BeagleBoard
​Cortex-A9​	2007年	40-28nm	1-4核	首款多核支持，乱序执行	NVIDIA Tegra 2、iPad 2
​Cortex-A15​	2010年	32-28nm	1-4核	高性能大核，虚拟化支持	三星Exynos 5、Chromebook

ARMv8-A架构（64位主流）​​

​内核型号​	​发布时间​	​工艺制程​	​核心配置​	​关键特性​	​代表产品/应用​
​Cortex-A53​	2012年	16-10nm	1-8核	能效比之王，代码密度提升15%	树莓派3/4、高通骁龙625
​Cortex-A55​	2017年	12-7nm	1-8核	A53升级版，AI指令扩展	中端手机（骁龙690）、工业边缘计算盒
​Cortex-A57​	2012年	16nm	1-4核	首款64位大核，支持256位NEON	骁龙810、三星Exynos 7
​Cortex-A72​	2015年	16-10nm	1-4核	性能较A57提升1.5倍，能效优化	树莓派4、车载信息娱乐系统
​Cortex-A73​	2016年	10nm	1-4核	微架构优化，分支预测增强	华为麒麟960
​Cortex-A75​	2017年	10-7nm	1-4核	内存带宽翻倍，支持Dot Product指令	骁龙845、联发科天玑800
​Cortex-A76​	2018年	7nm	1-4核	AI推理性能提升4倍，支持L3缓存	华为麒麟980、工业AI视觉终端
​Cortex-A77​	2019年	7nm	1-4核	分支预测器升级，ML性能提升35%	骁龙865
​Cortex-A78​	2020年	5nm	1-4核	能效比提升，支持5G基带集成	三星Exynos 2100、边缘AI服务器

ARMv9-A架构（AI与安全导向）​​

​内核型号​	​发布时间​	​工艺制程​	​核心配置​	​关键特性​	​代表产品/应用​
​Cortex-A510​	2021年	5-4nm	1-8核	首款ARMv9小核，SVE2矢量指令支持	中端手机协处理器
​Cortex-A710​	2021年	5-4nm	1-4核	性能提升10%，机密计算架构（CCA）	骁龙8 Gen 1、服务器协处理器
​Cortex-A720​	2023年	4-3nm	1-4核	分支预测精度提升，能效再优化	联发科天玑9300+
​Cortex-X1/X2/X3/X4​	2020-2023年	5-3nm	1-2核	定制化超大核，峰值性能提升30%/代	旗舰手机（三星Galaxy S23/骁龙8系列）

doing

二、​Cortex-R

 ARM Cortex-R 系列处理器实时性优先​：专为硬实时（Hard Real-Time）场景设计，中断延迟 ​​<100ns，确保任务在严格时限内完成。高可靠性​：全路径 ​ECC 内存保护、锁步核（Dual-Core Lockstep, DCLS）冗余设计，满足 ​ASIL-D​ 功能安全标准（汽车）及 ​IEC 62304​（医疗）。​适用领域​：汽车电子（ECU、制动系统）、工业控制（PLC、机器人）、存储设备（SSD控制器）、通信基带（5G Modem）。

---

​R系列内核对比与演进​

​型号​	主频	多核支持	关键创新	安全等级
​R4​	≤600 MHz	双核锁步	基础冗余设计	ASIL-D
​R5​	≤800 MHz	AMP/SMP	LLPP低延迟外设	ASIL-D
​R7​	​1GHz+​​	4核混合	GIC集成+乱序执行	ASIL-D
​R8​	1GHz+	4核独立	每核独立TCM	ASIL-D
​R52​	1GHz+	4核虚拟化	ARMv8-R+硬件沙箱	​ASIL-D+​

1、Cortex-R52

1. 硬件虚拟化支持​：基于 ARMv8-R 指令集，首次在 R 系列中引入异常等级（EL1/EL2）​，支持硬件强制隔离的“沙箱”环境，允许在单核上安全运行多个操作系统（如 RTOS + 安全监控系统）。
2. 双阶段内存保护​：
   • ​EL1 MPU​：管理任务级内存隔离（16-24 个可配置区域）。
   • ​EL2 MPU​：由 Hypervisor 控制，提供虚拟机级全局隔离，防止跨虚拟机越权访问。
3. 多核配置​：支持 1-4 核集群，可配置为 ​SMP（对称多处理）​​ 或 ​AMP（非对称多处理）​，适应并行任务需求（如汽车域控制器中同时处理刹车控制与传感器融合）。
4. ​锁步核（DCLS）​​：双核同步执行并比较输出，故障时自动切换，满足 ​ASIL-D​ 安全标准（如安全气囊控制）。
5. 紧耦合内存（TCM）​​：片上零延迟内存（每核独立 64KB–2MB），用于存放关键代码（如中断服务程序），避免 Cache 不确定性。
6. 全路径 ECC​：覆盖 Cache/TCM/总线，纠正单比特错误，检测双比特错误，提升数据完整性。
7. GIC 中断控制器​：支持 ​960~56K+ 外部中断，硬件优先级抢占，响应时间 ​​<1μs​。
8. 低延迟外设端口（LLPP）​​：单周期完成外设读写，消除“读-改-写”操作延迟（适用于高速工业 I/O 控制）。
9. 三级流水线​（取指、译码、执行），支持分支预测与双发射指令，性能达 ​1.36 Automark®/MHz​（同类别最高）。
10. Generic Timer​：提供系统级时间戳（64bit 计数器），支持多核时间同步，误差 <1ns，用于实时任务调度。

三、Cortex-M

ARM Cortex-M 凭借 ​能效比​（TOPS/Watt级AI算力）、硬实时响应​（μs级中断）与全栈安全​（TrustZone到PUF），成为嵌入式领域的核心架构。从电池供电的传感器（M0+）到实时视频分析的边缘AI设备（M85），其模块化设计覆盖了嵌入式智能的全场景需求，持续推动工业、汽车与消费电子的创新。

---

型号演进与技术特性对比​

​型号​	​架构版本​	​关键特性​	​典型应用场景​
​Cortex-M0/M0+​​	ARMv6-M	2级流水线、无硬件除法/浮点、功耗<10μA/MHz	家电控制、传感器节点（替代8/16位MCU）
​Cortex-M3​	ARMv7-M	3级流水线、硬件除法、NVIC支持240中断	工业PLC、电机控制（实时性要求高）
​Cortex-M4​	ARMv7E-M	增加DSP指令集（SIMD）、可选单精度FPU	无人机飞控、音频处理
​Cortex-M7​	ARMv7E-M	6级双发射流水线、双精度FPU、TCM零等待内存	工业网关、图形界面
​Cortex-M23​	ARMv8-M	支持TrustZone安全隔离、超低功耗	智能门锁、支付终端（安全IoT）
​Cortex-M33​	ARMv8-M	可选FPU/DSP、增强TrustZone、中断响应<1μs	医疗设备、工业自动化
​Cortex-M55​	ARMv8.1-M	Helium技术（MVE v1，64位SIMD）、AI推理性能提升4倍	语音识别、简单图像分类（智能音箱）
​Cortex-M85​	ARMv8.1-M	Helium MVE v2（128位SIMD）、1TOPS算力、物理不可克隆功能（PUF）	实时视频分析、自动驾驶辅助

1、Cortex-M3

1. Cortex-M3 是 ARM 公司设计的 ​32 位 RISC 微控制器内核，基于 ​ARMv7-M 架构，专为嵌入式实时控制与低功耗场景优化。
2. 哈佛架构与总线设计
   1. 指令与数据总线分离​：独立指令总线（I-Code/D-Code）与数据总线（系统总线/私有外设总线），支持并行取指与数据访问，提升指令吞吐效率。
   2. 统一存储空间​：4GB 线性地址空间（代码区、SRAM 区、外设区、系统区）。
3. 三级流水线与分支预测
   1. 流水线阶段​：取指（Fetch）→译码（Decode）→执行（Execute）三阶段流水线。
   2. 分支预测​：预取目标地址指令，减少跳转指令导致的流水线清空延迟。
4. 嵌套向量中断控制器（NVIC）
   1. 中断管理​：支持240路外部中断​+​16个系统异常​（如Reset/NMI/HardFault），优先级动态配置（至少8级）。
   2. 硬件自动压栈​：中断发生时自动保存R0-R3、R12、LR、PC、xPSR至堆栈，中断延迟低至12时钟周期；背靠背中断通过尾链技术（Tail-Chaining）​​ 仅需6周期。
   3. 中断类型​：

   4. 异常号	名称	优先级	功能描述
      1	Reset	-3	系统复位
      2	NMI	-2	不可屏蔽中断（硬件故障）
      3	HardFault	-1	严重错误（内存/指令异常）
      11	SVCall	可配置	SVC 指令触发系统调用
      14	SysTick	可配置	系统定时器中断（RTOS 基础）
      ≥15	IRQ	可配置	外部中断（最多 240 路）

   5. 内存保护单元（MPU）：可选模块，定义 ​8–16 个内存区域的访问权限（读/写/执行），防止越权操作，触发Fault异常。
   6. Thumb-2 指令集：
      1. 混合长度指令​：16 位（高代码密度） + 32 位（高性能操作）。
      2. 无需模式切换​：告别传统 ARM/Thumb 状态切换，简化开发。
   7. 寄存器组：
      1. 通用寄存器​（R0–R15）：​

         ​寄存器类型​	​功能描述​
         ​通用寄存器​	R0-R12：数据操作（R0-R3用于参数传递， R4-R11需手动保存）
         ​堆栈指（R13）​​	Banked设计：MSP（主栈，异常模式使用） / PSP（进程栈，线程模式使用）
         ​链接寄存器（R14）​​	存储函数/异常返回地址
         ​程序计数器（R15）​​	指向当前执行指令地址

      2. ​特殊寄存器1​：xPSR​：标志位（N/Z/C/V）、异常号（ISR_NUMBER）、Thumb状态位（固定为1）。
      3. 特殊寄存器2：CONTROL​：切换堆栈指针（MSP/PSP）和特权级别（特权模式 vs. 用户模式）。
      4. 特殊寄存器3：中断屏蔽寄存器
   8. 向量表跳转​：根据异常号从向量表（0x00000000或0x08000000）定位ISR入口。

   9. Thumb-2指令集：混合16/32位编码​：消除ARM/Thumb状态切换开销，代码密度比纯32位指令高30–40%，支持单周期乘法和硬件除法。

      1. 数据处理：ADD、SUB、MUL
      2. 存储器访问：LDR/STR（支持非对齐访问）
      3. 控制流：B（分支）、BL（带链接跳转）
      4. 系统控制：CPSID/CPSIE（中断开关）。

 ​ARM架构版本演进总表​

​架构版本​	​推出时间​	​核心特性​	​典型处理器​	​应用场景​
​ARMv1​	1985年	• 26位寻址空间（64MB） • 基础RISC指令集（无乘法指令） • 未商用	ARM1原型机	实验性原型
​ARMv2​	1986年	• 支持32位乘法指令和协处理器 • 26位寻址空间 • 首次商用化	ARM2、ARM3	早期嵌入式系统
​ARMv3​	1990年	• ​32位寻址空间（4GB）​​ • 引入CPSR/SPSR状态寄存器 • 增加异常处理模式	ARM6、ARM7	集成CPU的片上系统
​ARMv4​	1993年	• ​Thumb指令集（16位压缩指令）​​ • 取消26位兼容模式 • 明确未定义指令异常	ARM7TDMI、ARM9、StrongARM	移动设备、工业控制
​ARMv5​	1998年	• 增强DSP指令 • ​Jazelle Java字节码硬件加速​ • 优化ARM/Thumb状态切换	ARM9E、ARM10E、XScale	智能手机雏形、网络设备
​ARMv6​	2001年	• ​TrustZone安全隔离技术​ • SIMD媒体处理扩展 • Thumb-2指令集雏形	ARM11、Cortex-M0	多媒体手机、物联网设备
​ARMv7​	2004年	• ​Thumb-2混合指令集（16/32位）​​ • NEON SIMD加速（性能提升4倍） • 分A/R/M三系列： - ​Cortex-A​（应用处理器） - ​Cortex-R​（实时控制） - ​Cortex-M​（微控制器）	Cortex-A8/A9 Cortex-R4 Cortex-M3/M4	智能手机（iOS/Android）、汽车ECU、工控
​ARMv8​	2011年	• ​64位指令集（AArch64）​​ • 兼容AArch32模式 • 增强虚拟化与安全扩展	Cortex-A53/A57/A72 Cortex-A35/A73	服务器（AWS Graviton）、旗舰手机、边缘计算
​ARMv9​	2021年	• ​机密计算架构（CCA）​​ • ​SVE2 AI矢量指令集​ • 物理不可克隆功能（PUF） • 5nm工艺支持1GHz+主频	Cortex-X2/X3 Cortex-A710/A510 Cortex-M85	AIoT、自动驾驶、数据中心、安全支付终端

一、Cortex-A

Cortex-A系列是ARM设计的高性能应用处理器内核，基于ARMv7-A和ARMv8-A/ARMv9-A架构，专注支持复杂操作系统（Linux/Android/Windows）及高计算负载场景。

---

ARMv7-A架构（32位时代）​​

​内核型号​	​发布时间​	​工艺制程​	​核心配置​	​关键特性​	​代表产品/应用​
​Cortex-A5​	2009年	40-28nm	1-4核	入门级能效设计，支持Thumb-2指令集	低端手机、物联网网关
​Cortex-A7​	2011年	28nm	1-4核	低功耗小核心，与A15组成big.LITTLE架构	树莓派2、中端手机协处理器
​Cortex-A8​	2005年	65-45nm	单核	首款超标量设计，支持NEON SIMD	iPhone 3GS、BeagleBoard
​Cortex-A9​	2007年	40-28nm	1-4核	首款多核支持，乱序执行	NVIDIA Tegra 2、iPad 2
​Cortex-A15​	2010年	32-28nm	1-4核	高性能大核，虚拟化支持	三星Exynos 5、Chromebook

ARMv8-A架构（64位主流）​​

​内核型号​	​发布时间​	​工艺制程​	​核心配置​	​关键特性​	​代表产品/应用​
​Cortex-A53​	2012年	16-10nm	1-8核	能效比之王，代码密度提升15%	树莓派3/4、高通骁龙625
​Cortex-A55​	2017年	12-7nm	1-8核	A53升级版，AI指令扩展	中端手机（骁龙690）、工业边缘计算盒
​Cortex-A57​	2012年	16nm	1-4核	首款64位大核，支持256位NEON	骁龙810、三星Exynos 7
​Cortex-A72​	2015年	16-10nm	1-4核	性能较A57提升1.5倍，能效优化	树莓派4、车载信息娱乐系统
​Cortex-A73​	2016年	10nm	1-4核	微架构优化，分支预测增强	华为麒麟960
​Cortex-A75​	2017年	10-7nm	1-4核	内存带宽翻倍，支持Dot Product指令	骁龙845、联发科天玑800
​Cortex-A76​	2018年	7nm	1-4核	AI推理性能提升4倍，支持L3缓存	华为麒麟980、工业AI视觉终端
​Cortex-A77​	2019年	7nm	1-4核	分支预测器升级，ML性能提升35%	骁龙865
​Cortex-A78​	2020年	5nm	1-4核	能效比提升，支持5G基带集成	三星Exynos 2100、边缘AI服务器

ARMv9-A架构（AI与安全导向）​​

​内核型号​	​发布时间​	​工艺制程​	​核心配置​	​关键特性​	​代表产品/应用​
​Cortex-A510​	2021年	5-4nm	1-8核	首款ARMv9小核，SVE2矢量指令支持	中端手机协处理器
​Cortex-A710​	2021年	5-4nm	1-4核	性能提升10%，机密计算架构（CCA）	骁龙8 Gen 1、服务器协处理器
​Cortex-A720​	2023年	4-3nm	1-4核	分支预测精度提升，能效再优化	联发科天玑9300+
​Cortex-X1/X2/X3/X4​	2020-2023年	5-3nm	1-2核	定制化超大核，峰值性能提升30%/代	旗舰手机（三星Galaxy S23/骁龙8系列）

doing

二、​Cortex-R

 ARM Cortex-R 系列处理器实时性优先​：专为硬实时（Hard Real-Time）场景设计，中断延迟 ​​<100ns，确保任务在严格时限内完成。高可靠性​：全路径 ​ECC 内存保护、锁步核（Dual-Core Lockstep, DCLS）冗余设计，满足 ​ASIL-D​ 功能安全标准（汽车）及 ​IEC 62304​（医疗）。​适用领域​：汽车电子（ECU、制动系统）、工业控制（PLC、机器人）、存储设备（SSD控制器）、通信基带（5G Modem）。

---

​R系列内核对比与演进​

​型号​	主频	多核支持	关键创新	安全等级
​R4​	≤600 MHz	双核锁步	基础冗余设计	ASIL-D
​R5​	≤800 MHz	AMP/SMP	LLPP低延迟外设	ASIL-D
​R7​	​1GHz+​​	4核混合	GIC集成+乱序执行	ASIL-D
​R8​	1GHz+	4核独立	每核独立TCM	ASIL-D
​R52​	1GHz+	4核虚拟化	ARMv8-R+硬件沙箱	​ASIL-D+​

1、Cortex-R52

1. 硬件虚拟化支持​：基于 ARMv8-R 指令集，首次在 R 系列中引入异常等级（EL1/EL2）​，支持硬件强制隔离的“沙箱”环境，允许在单核上安全运行多个操作系统（如 RTOS + 安全监控系统）。
2. 双阶段内存保护​：
   • ​EL1 MPU​：管理任务级内存隔离（16-24 个可配置区域）。
   • ​EL2 MPU​：由 Hypervisor 控制，提供虚拟机级全局隔离，防止跨虚拟机越权访问。
3. 多核配置​：支持 1-4 核集群，可配置为 ​SMP（对称多处理）​​ 或 ​AMP（非对称多处理）​，适应并行任务需求（如汽车域控制器中同时处理刹车控制与传感器融合）。
4. ​锁步核（DCLS）​​：双核同步执行并比较输出，故障时自动切换，满足 ​ASIL-D​ 安全标准（如安全气囊控制）。
5. 紧耦合内存（TCM）​​：片上零延迟内存（每核独立 64KB–2MB），用于存放关键代码（如中断服务程序），避免 Cache 不确定性。
6. 全路径 ECC​：覆盖 Cache/TCM/总线，纠正单比特错误，检测双比特错误，提升数据完整性。
7. GIC 中断控制器​：支持 ​960~56K+ 外部中断，硬件优先级抢占，响应时间 ​​<1μs​。
8. 低延迟外设端口（LLPP）​​：单周期完成外设读写，消除“读-改-写”操作延迟（适用于高速工业 I/O 控制）。
9. 三级流水线​（取指、译码、执行），支持分支预测与双发射指令，性能达 ​1.36 Automark®/MHz​（同类别最高）。
10. Generic Timer​：提供系统级时间戳（64bit 计数器），支持多核时间同步，误差 <1ns，用于实时任务调度。

三、Cortex-M

ARM Cortex-M 凭借 ​能效比​（TOPS/Watt级AI算力）、硬实时响应​（μs级中断）与全栈安全​（TrustZone到PUF），成为嵌入式领域的核心架构。从电池供电的传感器（M0+）到实时视频分析的边缘AI设备（M85），其模块化设计覆盖了嵌入式智能的全场景需求，持续推动工业、汽车与消费电子的创新。

---

型号演进与技术特性对比​

​型号​	​架构版本​	​关键特性​	​典型应用场景​
​Cortex-M0/M0+​​	ARMv6-M	2级流水线、无硬件除法/浮点、功耗<10μA/MHz	家电控制、传感器节点（替代8/16位MCU）
​Cortex-M3​	ARMv7-M	3级流水线、硬件除法、NVIC支持240中断	工业PLC、电机控制（实时性要求高）
​Cortex-M4​	ARMv7E-M	增加DSP指令集（SIMD）、可选单精度FPU	无人机飞控、音频处理
​Cortex-M7​	ARMv7E-M	6级双发射流水线、双精度FPU、TCM零等待内存	工业网关、图形界面
​Cortex-M23​	ARMv8-M	支持TrustZone安全隔离、超低功耗	智能门锁、支付终端（安全IoT）
​Cortex-M33​	ARMv8-M	可选FPU/DSP、增强TrustZone、中断响应<1μs	医疗设备、工业自动化
​Cortex-M55​	ARMv8.1-M	Helium技术（MVE v1，64位SIMD）、AI推理性能提升4倍	语音识别、简单图像分类（智能音箱）
​Cortex-M85​	ARMv8.1-M	Helium MVE v2（128位SIMD）、1TOPS算力、物理不可克隆功能（PUF）	实时视频分析、自动驾驶辅助

1、Cortex-M3

1. Cortex-M3 是 ARM 公司设计的 ​32 位 RISC 微控制器内核，基于 ​ARMv7-M 架构，专为嵌入式实时控制与低功耗场景优化。
2. 哈佛架构与总线设计
   1. 指令与数据总线分离​：独立指令总线（I-Code/D-Code）与数据总线（系统总线/私有外设总线），支持并行取指与数据访问，提升指令吞吐效率。
   2. 统一存储空间​：4GB 线性地址空间（代码区、SRAM 区、外设区、系统区）。
3. 三级流水线与分支预测
   1. 流水线阶段​：取指（Fetch）→译码（Decode）→执行（Execute）三阶段流水线。
   2. 分支预测​：预取目标地址指令，减少跳转指令导致的流水线清空延迟。
4. 嵌套向量中断控制器（NVIC）
   1. 中断管理​：支持240路外部中断​+​16个系统异常​（如Reset/NMI/HardFault），优先级动态配置（至少8级）。
   2. 硬件自动压栈​：中断发生时自动保存R0-R3、R12、LR、PC、xPSR至堆栈，中断延迟低至12时钟周期；背靠背中断通过尾链技术（Tail-Chaining）​​ 仅需6周期。
   3. 中断类型​：

   4. 异常号	名称	优先级	功能描述
      1	Reset	-3	系统复位
      2	NMI	-2	不可屏蔽中断（硬件故障）
      3	HardFault	-1	严重错误（内存/指令异常）
      11	SVCall	可配置	SVC 指令触发系统调用
      14	SysTick	可配置	系统定时器中断（RTOS 基础）
      ≥15	IRQ	可配置	外部中断（最多 240 路）

   5. 内存保护单元（MPU）：可选模块，定义 ​8–16 个内存区域的访问权限（读/写/执行），防止越权操作，触发Fault异常。
   6. Thumb-2 指令集：
      1. 混合长度指令​：16 位（高代码密度） + 32 位（高性能操作）。
      2. 无需模式切换​：告别传统 ARM/Thumb 状态切换，简化开发。
   7. 寄存器组：
      1. 通用寄存器​（R0–R15）：​

         ​寄存器类型​	​功能描述​
         ​通用寄存器​	R0-R12：数据操作（R0-R3用于参数传递， R4-R11需手动保存）
         ​堆栈指（R13）​​	Banked设计：MSP（主栈，异常模式使用） / PSP（进程栈，线程模式使用）
         ​链接寄存器（R14）​​	存储函数/异常返回地址
         ​程序计数器（R15）​​	指向当前执行指令地址

      2. ​特殊寄存器1​：xPSR​：标志位（N/Z/C/V）、异常号（ISR_NUMBER）、Thumb状态位（固定为1）。
      3. 特殊寄存器2：CONTROL​：切换堆栈指针（MSP/PSP）和特权级别（特权模式 vs. 用户模式）。
      4. 特殊寄存器3：中断屏蔽寄存器
   8. 向量表跳转​：根据异常号从向量表（0x00000000或0x08000000）定位ISR入口。

   9. Thumb-2指令集：混合16/32位编码​：消除ARM/Thumb状态切换开销，代码密度比纯32位指令高30–40%，支持单周期乘法和硬件除法。

      1. 数据处理：ADD、SUB、MUL
      2. 存储器访问：LDR/STR（支持非对齐访问）
      3. 控制流：B（分支）、BL（带链接跳转）
      4. 系统控制：CPSID/CPSIE（中断开关）。

本文标签： 架构基础笔记ARM