admin管理员组文章数量:1026630
在ZYNQ进阶之路1-4中我们大致了解了ZYNQ PL端的开发流程以及使用verilog硬件描述语言写了几个硬件模块，希望大家在之前的章节中能有所收获，如果其中有技术上的问题属于博主技术知识有限希望读者多多谅解！也希望能通过博主邮箱（wanpengwork@163）告知博主，达到相互学习共同进步的目标。在接下来的几章节中博主主要针对PS端的基础开发流程以及外设模块设计，本章节讲解PS端hello xilinx zynq的设计，主要是熟悉基础开发流程。
首先我们打开vivado2018.1创建新的工程：
接下来按照第一章节中的工程创造流程操作接OK了，工程创造完成后如下所示：
接下来点击Create Block Design,设置Design name为ps_hello_xilinx_zynq:
点击图标添加ZYNQ PS的IP，xilinx将PS端的A9处理器以IP核的形式呈现的：
然后双击这个IP核进入设置界面：
在ZYNQ进阶之路1-4中我们大致了解了ZYNQ PL端的开发流程以及使用verilog硬件描述语言写了几个硬件模块，希望大家在之前的章节中能有所收获，如果其中有技术上的问题属于博主技术知识有限希望读者多多谅解！也希望能通过博主邮箱（wanpengwork@163）告知博主，达到相互学习共同进步的目标。在接下来的几章节中博主主要针对PS端的基础开发流程以及外设模块设计，本章节讲解PS端hello xilinx zynq的设计，主要是熟悉基础开发流程。
首先我们打开vivado2018.1创建新的工程：
接下来按照第一章节中的工程创造流程操作接OK了，工程创造完成后如下所示：
接下来点击Create Block Design,设置Design name为ps_hello_xilinx_zynq:
点击图标添加ZYNQ PS的IP，xilinx将PS端的A9处理器以IP核的形式呈现的：
然后双击这个IP核进入设置界面：
版权声明：本文标题：ZYNQ进阶之路5--PS端hello xilinx zynq设计 内容由热心网友自发贡献，该文观点仅代表作者本人， 转载请联系作者并注明出处：http://it.en369.cn/jiaocheng/1738338844a1563205.html， 本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容，一经查实，本站将立刻删除。
发表评论